大家好，我是海瑞航天的武鹏，欢迎大家来到海瑞课堂和我们一起学习MIL-PRF-38535这门课程。上两期我们说到了芯片的2D封装和3D晶片级封装结构，接下来我们谈谈3D晶圆级封装结构有哪些。

  3D的晶圆级封装 

       在 3D 晶圆级封装 (WLP) 中，封装过程的任何或所有部分（例如通孔形成、堆叠、键合和封装）都可以在晶圆上进行。3D WLP中的互连通孔有多种选择，如图18所示。对于不是为3D封装设计的传统IC芯片，通孔形成在芯片焊盘的外部。对于为3D封装设计的IC芯片，互连通孔可以在IC芯片加工过程中创建，可以在IC器件加工之前称为“先通孔法“或之后称为“后通孔法”。

图18 通过3D圆片级封装选项进行互连

       超先进电子技术协会(ASET) 的3D晶圆级芯片堆叠设计包括芯片焊盘外部的Cu通孔和Cu 凸块键合，如图19所示（图19 利用Cu通孔的ASET三维模具堆垛设计截面图）。这种 3D 封装设计适用于原本不是为3D封装而设计的传统IC芯片。

图19 利用Cu通孔的ASET三维模具堆垛设计截面图

       由 NEC Electronics、Oki Electric Industry 和 必尔达（Elpida Memory） 开发的晶圆级芯片堆叠技术由堆叠存储芯片与通孔和馈通互连(FTI) 组成，称为 SMAFTI (SMArt 芯片-FTI)技术，如图20所示。存储器芯片中的过孔是使用图21中描述的“先过孔”方法创建的。为存储器件内部的垂直互连创建了高掺杂多晶硅通孔，并创建了正面和背面凸块以进行接触。SMAFTI 组装流程如图22所示。在WLP 中，有两种组装选择：芯片到晶圆 (D2W) 或晶圆到晶圆 (W2W)。D2W 工艺具有组装已知良好模具的优点。已知良好的芯片是经过全面测试的 IC 芯片，这些芯片已通过所有功能测试，可以进行键合和封装。在 SMAFTI 组装过程中，在 W2W 或 D2W 堆叠和键合到馈通互连之后，注入底部填充物以封装堆叠中芯片之间的接触凸点。然后如图22所示模制支撑晶片上的多个堆叠。然后移除支撑晶片并切割晶片。

图20：硅通孔式叠片封装

图21：硅通孔工艺的3D封装互连

 图22 基于SMAFTI技术的晶圆级3D堆叠模组的组装流程

Note：D2W: Die to wafer; FTI: Feed-through interconnection; W2W: Wafer to wafer.

       最后，处理器器件被接合到每个芯片堆叠组件中的FTI并形成焊球。另一种用于3D封装IC器件3D互连的通孔是由钨制成的通孔，它是在晶圆上的IC加工过程中产生的。图23显示了堆叠的两个晶圆层，它们的Cu焊盘对齐并接触。钨塞是在顶部晶圆的背面创建的，它将顶部晶圆中的最后一个金属化层连接到堆栈表面上的铝焊盘。铝焊盘用于引线键合和最终封装。较小的通孔用于垂直互连金属化层。

图23  采用钨插头互连堆叠晶圆封装设计

 叠片封装 

       3D封装设计也可应用于封装的单芯片或多芯片模块，其中使用三维或N维将封装堆叠并互连到PCB。一种3D堆叠模塑互连器件封装如图24所示，其中单芯片器件被封装，芯片上形成接触端，封装堆叠互连。图25显示了其他一些单芯片封装或MCM堆栈设计。图 25(a) 显示了互连到PCB的堆叠TSOP。图25(b)显示了松下电子元件使用的设计，其中堆叠的 MCM与如图所示的引线互连并焊接到PCB。这种设计被称为“QFP格式的MCM堆叠设计”。图25(c)和(d)显示了使用来自通用电气的高密度互连的3D MCM堆叠设计。在这种设计中，多个IC芯片被连接并互连到一个柔性基板上，称为芯片上的Flex MCM ，也就是COF-MCM。然后将 COF-MCM堆叠起来，用粘合剂粘合，并使用薄膜互连技术互连。然后使用接触端将3D封装从侧面连接到PCB。

图24 成型互连装置封装堆叠设计

图25：堆叠设计  (a) TSOP 叠层设计; (b) QFP-format MCMs叠层设计; (c) 3D MCMs高密度互联叠层设计; (d) 3D-MCM-HDI截面设计。

HDI: High density interconnection的缩写，意思是高密度互联; 

MCM: Multi-chip module的缩写多芯片成型; 

PCB: Printed circuit board的缩写，印刷电路板;

QFP:Quad flatpack的缩写，四面扁平封装; 

TSOP: Thin small-outlinepackage的缩写，薄型小尺寸封装。

 折叠封装 

       在折叠封装中，柔性基板用于IC芯片或封装器件的互连，并折叠形成3D封装。图 26(a) 显示了在折叠之前具有粘合倒装芯片的柔性基板。在图26(b)中，基板被折叠成3D 封装配置。Entorian Technologies Inc.的折叠封装设计使用折叠柔性电路进行z轴互连，如图27所示。图27(a)显示了通过折叠柔性电路互连的两个CSP，图27(b)显示了通过折叠与引线接触的柔性端互连的两个TSOP。

图26 (a) 折叠前在柔性基板上倒装芯片；(b) 折叠堆叠倒装芯片设计

图27  Entorian 折叠封装技术

CSP: Chipscale package的缩写，芯片级封装;

TSOP: Thin small-outlinepackage的缩写，薄型小尺寸封装。

金属扁平封装 

       还有一种金属壳体扁平封装的形式，如图28所示，由密封到底座的金属盖组成，带有延长的引线，形成密封封装。由于其散热性能较好，多用于大功率的3D封装。

 图28 一种金属扁平封装

       感谢您收听海瑞课堂。海瑞航天致力于高可靠方面的研究，如果您想获得更多、更深入的资讯，您可以联系我们的邮箱 peng.wu@hirel.cn。您还可以从我们以往文章中寻找相关的信息。随着这一期的完成，标志着MIL-PRF-38535课程即将告一段落。在这22期的课程中，非常感谢听众和观众对我们的爱护和支持，在这半年多的陪伴中，文章从最初的3000字，逐渐写到了近60000字，附图近100余幅。俨然形成了一本介绍MIL-PRF-38535的小册子。看着关注的人越来越多，我先是感到兴奋、激动，进而也很惶恐，害怕文章中有错误或论述不清的地方，误导了大家对问题和概念的理解。一路上谨谨慎慎、如履薄冰，现今更完了最后一期，心中的一块石头也算落了地，最后再次感谢各位听众和观众对我们的支持，我们将策划新的一期主题以飨大家，我是海瑞航天的武鹏，期待下期相见。

       文章中部分内容及图例引自：EncapsulationTechnologies for Electronic Applications 作者：HalehArdebili, Michael Pecht